【资料图】
比较器是数字电路中使用频率高的逻辑,器件通常也有自带的比较器IP核,本文通过verilog代码来实现。
工程代码,设计为比较2个8位的二进制数的大小
2.1 设计代码
测试代码,A和B的值使用系统任务random来生成,
综合结果
2.2 仿真结果
通过仿真结果图,可知逻辑正确
广告
X 关闭
深圳拟立法加强燃气设施建设、生产供应 大力推进“瓶改管”工作
国家野外科学观测研究站揭牌 深圳深入推进生物多样性保护